RISC-V（リスク・ファイブと読みます）は、2010年にカリフォルニア大学バークレー校で始まったオープンスタンダードな命令セットアーキテクチャ（ISA）です。ISAとは、ソフトウェアがハードウェア（CPU）と対話するための基本的なルールセット、つまり「CPUが理解できる言語の仕様」のことです。

RISC-Vの最大の特徴は、そのオープンさにあります。Armやx86のような他の主要なISAとは異なり、RISC-Vはライセンス料が不要なオープンソースライセンス（BSDライセンスやCreative Commonsライセンス）で提供されています。これにより、誰でも自由にRISC-Vベースのプロセッサを設計、製造、販売、そして利用することができます。このオープン性は、ハードウェアの世界におけるLinuxのような存在とも言われ、イノベーションを促進し、多くの企業や研究機関が参加する活発なエコシステムを生み出しています。

では、なぜRISC-Vアセンブリ言語を学ぶのでしょうか？ アセンブリ言語は、CPUが直接理解する機械語に最も近い低レベル言語です。アセンブリを学ぶことで、以下のようなメリットがあります。

• コンピュータがプログラムをどのように実行するかの深い理解 🤔
• C言語などの高水準言語のコードが内部でどのように動作しているかの洞察（特にポインタやメモリ管理）
• パフォーマンスが重要な場面でのコード最適化
• 組み込みシステムやOS開発など、ハードウェアに近い領域での開発能力
• デバッグ能力の向上

RISC-Vは、そのシンプルさ、モジュール性（必要な機能だけを選んで実装できる）、そしてオープン性から、学習用途にも最適です。特に、基本的な整数命令セット（RV32I）は非常にシンプルで、初学者がコンピュータアーキテクチャの基礎を学ぶのに適しています。

このブログ記事では、RISC-Vアセンブリの基本的な概念、主要な命令、レジスタの使い方、簡単なプログラミング例、そして開発ツールについて解説していきます。さあ、RISC-Vアセンブリの世界へ足を踏み入れましょう！

RISC-Vを理解する上で重要な基本概念をいくつか見ていきましょう。

RISC哲学とロード・ストアアーキテクチャ

RISC-Vは、その名の通りRISC (Reduced Instruction Set Computer) の原則に基づいて設計されています。RISCは、命令の種類を少なくし、各命令を単純化することで、プロセッサの設計を簡略化し、高速化を目指す設計思想です。これは、多くの命令を持つCISC (Complex Instruction Set Computer) と対比されます。

RISCアーキテクチャの典型的な特徴の一つがロード・ストアアーキテクチャです。これは、メモリアクセスを行う命令（ロード：メモリからレジスタへデータを読み込む、ストア：レジスタからメモリへデータを書き込む）と、演算を行う命令（加算、減算、論理演算など）が明確に分離されていることを意味します。演算命令は基本的にレジスタ間でのみ操作を行い、メモリ上のデータに対して直接演算を行うことはできません。メモリ上のデータを操作したい場合は、まずロード命令でレジスタに読み込み、レジスタ上で演算を行い、必要であればストア命令で結果をメモリに書き戻します。これにより、命令の処理パイプラインが単純化され、効率的な実行が可能になります。

モジュラーな命令セット

RISC-Vの大きな特徴の一つが、モジュラー（モジュール式）な命令セット構成です。これは、すべてのRISC-Vプロセッサが実装しなければならない最小限の「基本命令セット」と、用途に応じて追加できる「拡張命令セット」から成り立っています。

• 基本整数命令セット (I): 最も基本的な整数演算、ロード/ストア、分岐命令などが含まれます。32ビット版はRV32I、64ビット版はRV64Iと呼ばれます。これだけで、基本的な汎用コンピュータとして機能し、コンパイラなどのソフトウェアツールチェーンもサポートされます。
• 組み込み向け基本整数命令セット (E): リソースが制約された組み込み用途向けで、レジスタ数を32本から16本に減らしたバリエーションです (RV32E)。
• 標準拡張命令セット:
  • M: 整数乗算・除算命令
  • A: アトミック命令（複数スレッドからの同時アクセスを安全に行うための命令）
  • F: 単精度浮動小数点数演算命令 (IEEE 754準拠)
  • D: 倍精度浮動小数点数演算命令 (IEEE 754準拠)
  • Q: 四倍精度浮動小数点数演算命令 (IEEE 754準拠)
  • C: 圧縮命令（命令長を16ビットに短縮し、コードサイズを削減）
  • その他、ベクトル演算(V)、ビット操作(B)、特権命令に関する拡張など、多数の標準拡張が定義されています。

プロセッサ設計者は、ターゲットとするアプリケーションの要求に合わせて、必要な拡張機能を選択して実装することができます。例えば、シンプルなマイクロコントローラであればRV32IやRV32Eだけで十分かもしれませんが、高性能な計算を行うシステムではRV64IMAFDCといった組み合わせが必要になるでしょう。このモジュール性により、コストや消費電力を抑えつつ、最適な性能を持つプロセッサを設計することが可能です。

一般的に、”RV32G” や “RV64G” という表記を見かけることがあります。この “G” は General-purpose (汎用) を意味し、IMAFD の拡張セットを含んでいることを示します (つまり、RV64G = RV64IMAFD)。

エンディアン

RISC-Vは基本的にリトルエンディアン (Little-endian) を採用しています。これは、複数バイトで構成されるデータをメモリ上に格納する際に、下位バイト（小さい桁の値）を小さいメモリアドレスに、上位バイト（大きい桁の値）を大きいメモリアドレスに格納する方式です。

命令長

基本命令セットの命令長は32ビット固定です。ただし、C拡張（圧縮命令拡張）をサポートする場合、よく使われる32ビット命令の一部を16ビットの命令で表現できるようになります。これにより、プログラムのコードサイズを削減し、メモリ使用量や命令フェッチの効率を改善できます。RISC-Vは可変長命令もサポートするように設計されていますが、標準的な拡張では32ビットと16ビット（C拡張利用時）が主です。

RISC-Vアーキテクチャ（RV32IやRV64Iなど、E拡張を除く標準的なもの）では、CPU内部に高速な記憶領域である汎用整数レジスタを32本持っています。これらのレジスタは x0 から x31 まで番号で識別されます。レジスタのビット幅はアーキテクチャによって異なり、RV32では32ビット、RV64では64ビットです。

また、浮動小数点拡張（F, D, Q）をサポートする場合、別途浮動小数点レジスタ (f0〜f31) も32本持ちます。

これらのレジスタには、番号だけでなく、その推奨される用途を示すABI (Application Binary Interface) 名が付けられています。ABIは、プログラム間（例えば、異なるソースファイルからコンパイルされたコード間や、ライブラリ関数と呼び出し元プログラム間）でのデータのやり取りや関数の呼び出し方を定めた規約です。アセンブリ言語でプログラミングする際は、番号 (x10 など) ではなく、このABI名 (a0 など) を使うことが強く推奨されます。これにより、コードの可読性が向上し、他のプログラムとの連携も容易になります。

以下に、主要な整数レジスタとそのABI名、役割、そして関数呼び出し時における値の保存責任（誰が元の値を保存・復元すべきか）を示します。

保存責任について:

• 呼び出し元保存 (Caller-saved): t0-t6, a0-a7, ra など。関数を呼び出す側 (caller) は、これらのレジスタに入っている値が関数呼び出しによって破壊される（書き換えられる）可能性があることを想定しなければなりません。もし呼び出し後もその値が必要なら、呼び出し前にスタックなどに退避させておく必要があります。
• 呼び出し先保存 (Callee-saved): sp, s0-s11 など。関数を呼び出された側 (callee) は、これらのレジスタを使用する場合、関数の処理を開始する前に元の値をスタックなどに退避させ、関数の処理が終了する前に元の値を復元しなければなりません。これにより、呼び出し元はこれらのレジスタの値が関数呼び出しによって変わらないことを期待できます。

この規約に従うことで、異なる開発者やコンパイラによって作られたコード同士が正しく連携できるようになります。

また、プログラムカウンタ (PC) という特別なレジスタもあります。これは次に実行される命令のメモリアドレスを保持しています。PCは直接 lw/sw 命令などで読み書きすることはできませんが、分岐命令やジャンプ命令によって間接的に変更されます。

浮動小数点レジスタ (f0-f31) にも同様にABI名 (ft0-ft11, fs0-fs11, fa0-fa7) と呼び出し規約が定められています。整数レジスタと同様に、一時レジスタ (ft)、退避レジスタ (fs)、引数/戻り値レジスタ (fa) に分類されます。

ここでは、RISC-Vの基本整数命令セット RV32I/RV64I に含まれる主要な命令と、いくつかの標準的な疑似命令を紹介します。アセンブリコードは通常 <命令ニーモニック> <オペランド1>, <オペランド2>, ... の形式で記述されます。多くの場合、最初のオペランドがデスティネーション（結果の格納先）レジスタになります。

整数演算命令 (レジスタ-レジスタ間)

これらの命令は、ソースレジスタ (rs1, rs2) の値を使って演算し、結果をデスティネーションレジスタ (rd) に格納します。

整数演算命令 (レジスタ-即値間)

これらの命令は、ソースレジスタ (rs1) と即値 (imm) を使って演算し、結果をデスティネーションレジスタ (rd) に格納します。即値は通常12ビットで、符号拡張されて使用されます。

ロード命令

メモリからデータを読み込み、レジスタ (rd) に格納します。アドレスはベースレジスタ (rs1) の値にオフセット (imm) を加算して計算されます。

ストア命令

レジスタ (rs2) の値をメモリに書き込みます。アドレスはベースレジスタ (rs1) の値にオフセット (imm) を加算して計算されます。

制御フロー命令 (分岐・ジャンプ)

プログラムの実行順序を変更します。

その他の有用な命令

疑似命令 (Pseudo-instructions)

これらは厳密にはCPUの命令ではありませんが、アセンブラが実際の1つ以上のRISC-V命令に変換してくれる便利な記述です。

簡単なRISC-Vアセンブリプログラムの例を見てみましょう。ここでは、2つの数値 (5 と 7) を加算し、結果をレジスタに格納するプログラムを作成します。

# Simple addition example for RISC-V (RV32I)

.global _start  # Make the _start label visible to the linker

.text           # Code section

_start:
    li a0, 5      # Load immediate value 5 into register a0 (pseudoinstruction)
                  # Translates to: addi a0, zero, 5

    li a1, 7      # Load immediate value 7 into register a1 (pseudoinstruction)
                  # Translates to: addi a1, zero, 7

    add a2, a0, a1 # Add values in a0 and a1, store result in a2
                  # a2 = 5 + 7 = 12

# Program ends here (in a real system, you'd likely exit via ecall)
# For simplicity, we just stop. In a simulator, you might see the final register state.

# Infinite loop to stop execution in some environments
end_loop:
    j end_loop
      

コード解説:

1. .global _start: これはアセンブラディレクティブ（アセンブラへの指示）です。_start というラベル（プログラムの開始地点）をリンカから見えるようにします。多くのシステムでは、プログラムはこの _start ラベルから実行を開始します。
2. .text: これもアセンブラディレクティブで、これ以降がプログラムコード（命令）のセクションであることを示します。
3. _start:: ラベル定義です。プログラムの実行開始位置を示します。
4. li a0, 5: 疑似命令 li (Load Immediate) を使って、即値 5 をレジスタ a0 にロードします。アセンブラはこれを実際の命令、例えば addi a0, zero, 5 (レジスタ zero (値0) に 5 を加えて a0 に格納) に変換します。
5. li a1, 7: 同様に、即値 7 をレジスタ a1 にロードします。これも addi a1, zero, 7 に変換されます。
6. add a2, a0, a1: add 命令を使って、a0 (値 5) と a1 (値 7) の内容を加算し、結果 (12) をレジスタ a2 に格納します。
7. end_loop: j end_loop: これはプログラムの終了を示すための簡単な方法です。自分自身のラベルにジャンプし続ける無限ループを作成します。実際のシステムでは、ecall 命令を使ってOSに終了を通知するのが一般的ですが、シミュレータなどで単純に停止させたい場合にこの方法が使われることがあります。

このプログラムをアセンブルして実行（シミュレータなどを使用）すると、最終的にレジスタ a2 の値が 12 (16進数で 0xC) になっていることを確認できます。

より複雑な例として、ループを使って1から10までの合計を計算するプログラムを考えてみましょう。

# Calculate sum of 1 to 10 (RV32I)

.global _start

.text

_start:
    li t0, 1      # Initialize counter (i = 1)
    li t1, 10     # Loop limit (N = 10)
    li t2, 0      # Initialize sum = 0

loop:
    add t2, t2, t0 # sum = sum + i
    addi t0, t0, 1 # i = i + 1
    blt t0, t1, loop # if (i < N+1), branch to loop (Note: use N+1 for check)
                  # We need to add 10, so loop until i becomes 11
    # Adjust the condition check: use bne for simplicity or ble
    # Let's redo the loop condition for clarity: loop while i <= 10

_start_v2:
    li t0, 1      # i = 1
    li t1, 10     # N = 10
    li t2, 0      # sum = 0

loop_v2:
    add t2, t2, t0 # sum += i
    addi t0, t0, 1 # i++
    ble t0, t1, loop_v2 # if (i <= N) goto loop_v2
                      # ble (Branch if Less Than or Equal) is a pseudoinstruction
                      # typically expands to: bgt t1, t0, loop_v2_negate (pseudo)
                      # or implemented using other branches

# Result (55) is now in t2

# Infinite loop to stop
end_loop_v2:
    j end_loop_v2
      

コード解説 (v2):

1. レジスタ t0 をカウンタ (i)、t1 をループの上限 (N=10)、t2 を合計 (sum) として初期化します。
2. loop_v2: ラベルからループが始まります。
3. add t2, t2, t0: 現在のカウンタ t0 の値を合計 t2 に加算します。
4. addi t0, t0, 1: カウンタ t0 を1増やします。
5. ble t0, t1, loop_v2: 疑似命令 ble (Branch if Less Than or Equal) を使って、カウンタ t0 が上限 t1 以下であるかを確認します。もしそうなら (i <= 10)、loop_v2 ラベルに分岐してループを続けます。
6. ループが終了すると、1から10までの合計である 55 (16進数で 0x37) がレジスタ t2 に格納された状態で、次の無限ループ end_loop_v2 に進みます。

これらの例は非常に基本的ですが、レジスタの使い方、命令の動作、そして疑似命令の便利さを示しています。アセンブリプログラミングでは、このように一つ一つのステップをCPUに指示していくことになります。

プログラムが複数の関数（サブルーチン）から構成される場合、関数間でどのように情報をやり取りするか、つまり「関数をどのように呼び出し、どのように結果を受け取るか」についての一貫したルールが必要です。このルールセットが呼び出し規約 (Calling Convention) です。

RISC-Vには標準的な呼び出し規約が定義されており、これに従うことで、異なる人が書いたコードや、異なるコンパイラが生成したコードが互いに正しく連携できるようになります。主なルールは以下の通りです。

引数の受け渡し

• 最初の8個の整数引数（またはポインタ）は、レジスタ a0 から a7 を使って渡されます。(a0 が第1引数、a1 が第2引数、…)
• 最初の8個の浮動小数点引数は、レジスタ fa0 から fa7 を使って渡されます（F/D拡張がある場合）。
• 引数が9個以上ある場合、9番目以降の引数はスタックを使って渡されます。
• 引数のサイズがレジスタ幅より小さい場合（例：RV64で32ビット整数を渡す）、適切に符号拡張またはゼロ拡張されてレジスタの下位ビットに格納されます。

戻り値の受け渡し

• 整数（またはポインタ）の戻り値は、レジスタ a0 に格納されます。
• 2つ目の整数（またはポインタ）の戻り値が必要な場合（例：C言語で64ビットを超える構造体を返す場合など）、レジスタ a1 も使用されます。
• 浮動小数点数の戻り値は、レジスタ fa0 (および必要に応じて fa1) に格納されます。

レジスタの保存

前述の「レジスタ」セクションで説明した通り、レジスタは「呼び出し元保存 (Caller-saved)」と「呼び出し先保存 (Callee-saved)」に分類されます。

• 呼び出し元保存 (Caller-saved): ra, t0-t6, a0-a7 (整数), ft0-ft11, fa0-fa7 (浮動小数点)。関数を呼び出す側は、これらのレジスタの値が必要なら、呼び出す前に自分で保存する必要があります。呼び出された関数はこれらのレジスタを自由に書き換えて構いません。
• 呼び出し先保存 (Callee-saved): sp, s0-s11 (整数), fs0-fs11 (浮動小数点)。関数を呼び出された側は、これらのレジスタを使用する場合、使用前に値を保存し、関数から戻る前に元の値を復元する責任があります。

スタックの使用

• スタックはアドレスの下位方向 (downward) に伸長します。つまり、スタックにデータを積む（プッシュする）ときはスタックポインタ (sp) の値を減算し、スタックからデータを取り出す（ポップする）ときは sp の値を加算します。
• スタックポインタ (sp) は、常に16バイト境界にアラインされている必要があります。これは、効率的なメモリアクセスや特定の命令の要求によるものです。
• 関数は、処理を開始する際に自身のスタックフレームを確保することがあります。スタックフレームには、以下のような情報が格納されます。
  • 呼び出し元に戻るためのリターンアドレス (ra) の退避場所（もし関数内で別の関数を呼び出す場合）
  • 呼び出し先保存レジスタ (s0-s11) の退避場所（もし関数内でこれらのレジスタを使用する場合）
  • 関数内で使用するローカル変数
  • スタック渡しされる引数（もしあれば）
  • 呼び出す関数に渡すための引数領域（スタック渡しする場合）
• 関数は、終了時に確保したスタックフレームを解放し、sp を関数呼び出し前の状態に戻す必要があります。

関数プロローグとエピローグ

呼び出し規約を守るため、関数の最初と最後には定型的な処理が入ることが多いです。

• プロローグ (Prologue): 関数の開始時に実行される処理。
  1. スタックフレームの確保 (addi sp, sp, -frame_size)
  2. リターンアドレス ra のスタックへの退避 (sd ra, offset(sp)) （必要なら）
  3. 呼び出し先保存レジスタ (s0-s11) のスタックへの退避 (sd s0, offset(sp) など) （必要なら）
  4. フレームポインタ fp (s0) の設定 (addi fp, sp, frame_size) （必要なら）
• エピローグ (Epilogue): 関数の終了時（リターン直前）に実行される処理。プロローグと逆の順序で行われることが多い。
  1. （必要なら a0, a1 に戻り値を設定）
  2. 退避した呼び出し先保存レジスタのスタックからの復元 (ld s0, offset(sp) など)
  3. 退避したリターンアドレス ra のスタックからの復元 (ld ra, offset(sp))
  4. スタックフレームの解放 (addi sp, sp, frame_size)
  5. 呼び出し元へのリターン (ret または jalr zero, ra, 0)

これらの規約を理解することは、アセンブリコードを読んだり書いたりする上で非常に重要です。特に、C言語などの高水準言語からコンパイルされたアセンブリコードを読む際には、この規約がコードの構造を理解する鍵となります。

RISC-Vアセンブリ言語でプログラムを開発し、実行・デバッグするためには、いくつかのツールが必要です。幸いなことに、オープンソースのエコシステムが充実しており、多くのツールが利用可能です。

アセンブラ

アセンブリ言語のコード（人間が読めるテキスト形式）を、CPUが直接実行できる機械語（バイナリ形式）のオブジェクトコードに変換するプログラムです。

• GNU Assembler (as): GNU Binutilsパッケージに含まれる標準的なアセンブラです。RISC-Vツールチェーンの一部として提供されており、riscv64-unknown-elf-as のような名前で利用できます（ターゲット環境によってプレフィックスは異なります）。広く使われており、信頼性が高いです。
• LLVM Integrated Assembler: LLVM/Clangコンパイラツールチェーンにも統合アセンブラが含まれています。Clangを使ってアセンブリファイルを直接コンパイルできます。

リンカ

アセンブラが生成したオブジェクトファイルや、他のライブラリオブジェクトファイルを結合し、最終的な実行可能ファイルを生成するプログラムです。アドレスの解決やシンボルの結合などを行います。

• GNU Linker (ld): GNU Binutilsに含まれる標準的なリンカです。riscv64-unknown-elf-ld のような名前で利用できます。
• LLVM Linker (lld): LLVMプロジェクトのリンカで、高速なリンクが特徴です。

コンパイラ

C/C++などの高水準言語からRISC-Vアセンブリ言語やオブジェクトコードを生成します。アセンブリを学ぶ際には、コンパイラが生成したアセンブリコード (gcc -S オプションなど) を読むことで、特定の処理がどのようにアセンブリレベルで実装されるかを理解する助けになります。

• GCC (GNU Compiler Collection): RISC-Vをサポートするクロスコンパイラが広く利用可能です (riscv64-unknown-elf-gcc など)。
• LLVM/Clang: LLVMベースのコンパイラもRISC-Vをサポートしています。

シミュレータ / エミュレータ

実際のRISC-Vハードウェアがなくても、PC上でRISC-Vプログラムの実行を模倣（シミュレート）するツールです。学習や開発の初期段階で非常に役立ちます。

• Spike: RISC-V Foundation (現 RISC-V International) が提供する公式のISAシミュレータです。RISC-V仕様のゴールデンリファレンスとされており、様々な拡張機能のシミュレーションに対応しています。通常、コマンドラインで使用します。
• QEMU: 高機能なオープンソースのマシンエミュレータおよび仮想化ソフトウェアです。RISC-Vアーキテクチャ（RV32, RV64）をサポートしており、ベアメタルプログラムだけでなく、LinuxなどのOS全体をRISC-V上で実行させることも可能です。システムレベルのエミュレーションに適しています。
• RARS (RISC-V Assembler and Runtime Simulator): MIPSシミュレータとして有名だったMARSをベースに開発された、教育用途向けのGUIベースのアセンブラ・シミュレータです。レジスタやメモリの状態を視覚的に確認しながらステップ実行でき、デバッグ機能も備えているため、初学者がアセンブリを学ぶのに非常に便利です。Javaで動作します。(RARS GitHub)
• Webベースシミュレータ: インストール不要でブラウザ上で手軽に試せるシミュレータも存在します (例: WebRISC-V, Venus)。
• Ripes: 視覚的なパイプラインシミュレータで、CPU内部の動作を理解するのに役立ちます。

デバッガ

プログラムの実行をステップごとに追いかけたり、レジスタやメモリの内容を確認したり、ブレークポイントを設定したりして、バグの原因を特定するのに使うツールです。

• GDB (GNU Debugger): 標準的なコマンドラインデバッガです。RISC-Vツールチェーンに含まれており (riscv64-unknown-elf-gdb など)、シミュレータ (QEMUやSpike) や実機と連携して使用できます。
• GUIフロントエンド: GDBをより使いやすくするためのGUIツールもあります (例: DDD, gdbgui, VS Codeのデバッグ拡張機能など)。

統合開発環境 (IDE)

コードエディタ、コンパイラ、デバッガなどを統合した開発環境です。

• Visual Studio Code (VS Code): 拡張機能を入れることで、RISC-V開発 (C/C++/アセンブリ) やデバッグに対応できます。
• Segger Embedded Studio for RISC-V: 商用ですが、非商用利用は無料のIDEで、RISC-Vのベアメタル開発環境を簡単に構築できます。
• PlatformIO: 組み込み開発向けのオープンソースエコシステムで、VS Codeの拡張機能としても利用でき、多くのRISC-Vボードをサポートしています。

これらのツールを組み合わせることで、RISC-Vアセンブリプログラムの開発、テスト、デバッグを行うことができます。初学者は、RARSのような教育用シミュレータから始めると、アセンブリの基本的な概念を掴みやすいでしょう。

RISC-Vは単なる命令セットアーキテクチャにとどまらず、急速に成長しているグローバルなエコシステムを形成しています。

RISC-V International

RISC-V仕様の策定と維持管理は、スイスに本拠を置く非営利団体 RISC-V International が行っています。2015年に設立されたRISC-V Foundationを前身とし、2019年11月に現在の体制になりました。世界中の企業、大学、研究機関、個人など、数千のメンバーが参加し、仕様策定のための技術的なワーキンググループ活動や、普及促進活動を行っています。2024年4月には、過去2年間で40の新しい技術仕様が批准されたと発表されるなど、活発な開発が続いています。

採用の拡大

RISC-Vは、そのオープン性とカスタマイズ性から、様々な分野で採用が広がっています。

• 組み込みシステム/IoT: シンプルなマイクロコントローラとして、低消費電力・低コストが求められる分野で早期から採用されています。
• ストレージ: SSDコントローラなどで採用が進んでいます。
• AI/機械学習: 特定用途向けアクセラレータの基盤として、カスタム命令を追加できる柔軟性が注目されています。エッジAIでの活用が期待されています。
• 自動車: 安全性や信頼性が求められる車載システム向けにも、SiFiveなどの企業が専用IPコアを提供し、Arkmicroなどの企業が採用するなど、動きが活発化しています (2024年)。Omdiaの調査によると、2030年までにRISC-Vプロセッサ市場で最も高い成長率を示すのは自動車分野と予測されています (2024年5月発表)。
• 高性能コンピューティング (HPC) / データセンター: 欧州のスーパーコンピューティング計画などで採用検討が進んでいます。
• 汎用コンピューティング: Linuxディストリビューション (Debian (2023年7月にriscv64が公式アーキテクチャに), Fedora, openSUSE, Gentooなど) のサポートも進んでおり、PCやサーバー向けプロセッサの開発も行われています。

NVIDIAはGPU内の制御プロセッサにRISC-Vを採用しており、Google、Qualcomm、Samsungなどの大手企業もRISC-Vへの関与を深めています。市場調査会社のOmdiaは、RISC-Vプロセッサの出荷数が2024年から2030年にかけて年率約50%で増加し、2030年には世界市場の約1/4を占める170億個に達すると予測しています (2024年5月発表)。

ハードウェアとソフトウェア

SiFive、Andes Technology、Codasipなどの企業がRISC-VプロセッサIPコアを提供しており、これらをベースにしたSoC (System-on-a-Chip) が様々な企業から登場しています。開発ボードも入手しやすくなってきています。

ソフトウェア面でも、GCC、LLVM/Clangといった主要なコンパイラツールチェーン、Linuxカーネル、主要なRTOS、各種開発ツールがRISC-Vをサポートしており、エコシステムは着実に成熟しています。

将来展望

RISC-Vのオープン性は、特定の企業に依存しない自由な設計とイノベーションを可能にします。これにより、特定の用途に最適化されたカスタムチップの開発が容易になり、ハードウェアの多様化が進む可能性があります。AIの台頭や特定用途向けアクセラレータの重要性の高まりは、RISC-Vの柔軟性を活かす大きな機会となっています。

かつてのMIPSアーキテクチャのように、自由な拡張が断片化を招く懸念も指摘されていましたが、RISC-V Internationalによる標準化活動や、互換性を意識したプロファイル定義の取り組みなどにより、エコシステムの協調が図られています。

Armやx86といった既存の強力なアーキテクチャとの競争は続きますが、RISC-Vは特に新しいアプリケーション領域や、コスト・電力効率・カスタマイズ性が重視される分野で、今後ますます重要な選択肢となっていくことが予想されます。まさに、ハードウェアにおけるオープンソース革命が進行中と言えるでしょう。ワクワクしますね！ 😄

この記事では、オープンスタンダードな命令セットアーキテクチャであるRISC-Vのアセンブリ言語について、基本的な概念からプログラミング例、開発ツール、そしてエコシステムの現状までを紹介しました。

RISC-Vアセンブリを学ぶことは、コンピュータの仕組みを深く理解するための素晴らしい方法です。そのシンプルさ、モジュール性、そして何よりオープン性は、学習者にとっても開発者にとっても大きな魅力です。

• RISC-VはオープンでライセンスフリーなISAであること。
• ロード・ストアアーキテクチャを採用し、モジュール式の命令セット（基本＋拡張）を持つこと。
• 32本の汎用整数レジスタ (x0-x31) とABI名、そして役割があること。
• 基本的な整数演算、メモリ操作、制御フロー命令の仕組み。
• 関数呼び出しには標準的な呼び出し規約が存在し、レジスタとスタックの使い方が定められていること。
• アセンブラ、リンカ、シミュレータ、デバッガなど、開発を支援するツールが豊富にあること。
• RISC-Vエコシステムが世界的に拡大しており、様々な分野での採用が進んでいること。

アセンブリ言語は低レベルで記述量も多くなりますが、ハードウェアの動作を直接的に制御する感覚は、プログラミングの面白さの一つでもあります。ぜひ、シミュレータなどを使って実際にRISC-Vアセンブリコードを書いて動かし、その世界を探求してみてください！ Let’s enjoy RISC-V! 🎉

より深く学ぶための参考情報です。

• RISC-V International 公式サイト: 仕様書や最新情報が公開されています。
  https://riscv.org/
• RISC-V Specifications: 批准された仕様書（ISA仕様、特権仕様など）をダウンロードできます。
  https://riscv.org/technical/specifications/
• RARS (RISC-V Assembler and Runtime Simulator) GitHub: 教育用シミュレータRARSの入手先。
  https://github.com/TheThirdOne/rars
• RISC-V Assembly Programmer’s Manual: アセンブリプログラマ向けのマニュアル（非公式ですが有用）。
  RISC-V Assembly Programmer’s Manual (GitHub)

RISC-V（リスク・ファイブと読みます）は、2010年にカリフォルニア大学バークレー校で始まったオープンスタンダードな命令セットアーキテクチャ（ISA）です。ISAとは、ソフトウェアがハードウェア（CPU）と対話するための基本的なルールセット、つまり「CPUが理解できる言語の仕様」のことです。

RISC-Vの最大の特徴は、そのオープンさにあります。Armやx86のような他の主要なISAとは異なり、RISC-Vはライセンス料が不要なオープンソースライセンス（BSDライセンスやCreative Commonsライセンス）で提供されています。これにより、誰でも自由にRISC-Vベースのプロセッサを設計、製造、販売、そして利用することができます。このオープン性は、ハードウェアの世界におけるLinuxのような存在とも言われ、イノベーションを促進し、多くの企業や研究機関が参加する活発なエコシステムを生み出しています。

では、なぜRISC-Vアセンブリ言語を学ぶのでしょうか？ アセンブリ言語は、CPUが直接理解する機械語に最も近い低レベル言語です。アセンブリを学ぶことで、以下のようなメリットがあります。

• コンピュータがプログラムをどのように実行するかの深い理解 🤔
• C言語などの高水準言語のコードが内部でどのように動作しているかの洞察（特にポインタやメモリ管理）
• パフォーマンスが重要な場面でのコード最適化
• 組み込みシステムやOS開発など、ハードウェアに近い領域での開発能力
• デバッグ能力の向上

RISC-Vは、そのシンプルさ、モジュール性（必要な機能だけを選んで実装できる）、そしてオープン性から、学習用途にも最適です。特に、基本的な整数命令セット（RV32I）は非常にシンプルで、初学者がコンピュータアーキテクチャの基礎を学ぶのに適しています。

このブログ記事では、RISC-Vアセンブリの基本的な概念、主要な命令、レジスタの使い方、簡単なプログラミング例、そして開発ツールについて解説していきます。さあ、RISC-Vアセンブリの世界へ足を踏み入れましょう！

RISC-Vを理解する上で重要な基本概念をいくつか見ていきましょう。

RISC哲学とロード・ストアアーキテクチャ

RISC-Vは、その名の通りRISC (Reduced Instruction Set Computer) の原則に基づいて設計されています。RISCは、命令の種類を少なくし、各命令を単純化することで、プロセッサの設計を簡略化し、高速化を目指す設計思想です。これは、多くの命令を持つCISC (Complex Instruction Set Computer) と対比されます。

RISCアーキテクチャの典型的な特徴の一つがロード・ストアアーキテクチャです。これは、メモリアクセスを行う命令（ロード：メモリからレジスタへデータを読み込む、ストア：レジスタからメモリへデータを書き込む）と、演算を行う命令（加算、減算、論理演算など）が明確に分離されていることを意味します。演算命令は基本的にレジスタ間でのみ操作を行い、メモリ上のデータに対して直接演算を行うことはできません。メモリ上のデータを操作したい場合は、まずロード命令でレジスタに読み込み、レジスタ上で演算を行い、必要であればストア命令で結果をメモリに書き戻します。これにより、命令の処理パイプラインが単純化され、効率的な実行が可能になります。

モジュラーな命令セット

RISC-Vの大きな特徴の一つが、モジュラー（モジュール式）な命令セット構成です。これは、すべてのRISC-Vプロセッサが実装しなければならない最小限の「基本命令セット」と、用途に応じて追加できる「拡張命令セット」から成り立っています。

• 基本整数命令セット (I): 最も基本的な整数演算、ロード/ストア、分岐命令などが含まれます。32ビット版はRV32I、64ビット版はRV64Iと呼ばれます。これだけで、基本的な汎用コンピュータとして機能し、コンパイラなどのソフトウェアツールチェーンもサポートされます。
• 組み込み向け基本整数命令セット (E): リソースが制約された組み込み用途向けで、レジスタ数を32本から16本に減らしたバリエーションです (RV32E)。
• 標準拡張命令セット:
  • M: 整数乗算・除算命令
  • A: アトミック命令（複数スレッドからの同時アクセスを安全に行うための命令）
  • F: 単精度浮動小数点数演算命令 (IEEE 754準拠)
  • D: 倍精度浮動小数点数演算命令 (IEEE 754準拠)
  • Q: 四倍精度浮動小数点数演算命令 (IEEE 754準拠)
  • C: 圧縮命令（命令長を16ビットに短縮し、コードサイズを削減）
  • その他、ベクトル演算(V)、ビット操作(B)、特権命令に関する拡張など、多数の標準拡張が定義されています。

プロセッサ設計者は、ターゲットとするアプリケーションの要求に合わせて、必要な拡張機能を選択して実装することができます。例えば、シンプルなマイクロコントローラであればRV32IやRV32Eだけで十分かもしれませんが、高性能な計算を行うシステムではRV64IMAFDCといった組み合わせが必要になるでしょう。このモジュール性により、コストや消費電力を抑えつつ、最適な性能を持つプロセッサを設計することが可能です。

一般的に、”RV32G” や “RV64G” という表記を見かけることがあります。この “G” は General-purpose (汎用) を意味し、IMAFD の拡張セットを含んでいることを示します (つまり、RV64G = RV64IMAFD)。

エンディアン

RISC-Vは基本的にリトルエンディアン (Little-endian) を採用しています。これは、複数バイトで構成されるデータをメモリ上に格納する際に、下位バイト（小さい桁の値）を小さいメモリアドレスに、上位バイト（大きい桁の値）を大きいメモリアドレスに格納する方式です。

命令長

基本命令セットの命令長は32ビット固定です。ただし、C拡張（圧縮命令拡張）をサポートする場合、よく使われる32ビット命令の一部を16ビットの命令で表現できるようになります。これにより、プログラムのコードサイズを削減し、メモリ使用量や命令フェッチの効率を改善できます。RISC-Vは可変長命令もサポートするように設計されていますが、標準的な拡張では32ビットと16ビット（C拡張利用時）が主です。

RISC-Vアーキテクチャ（RV32IやRV64Iなど、E拡張を除く標準的なもの）では、CPU内部に高速な記憶領域である汎用整数レジスタを32本持っています。これらのレジスタは x0 から x31 まで番号で識別されます。レジスタのビット幅はアーキテクチャによって異なり、RV32では32ビット、RV64では64ビットです。

また、浮動小数点拡張（F, D, Q）をサポートする場合、別途浮動小数点レジスタ (f0〜f31) も32本持ちます。

これらのレジスタには、番号だけでなく、その推奨される用途を示すABI (Application Binary Interface) 名が付けられています。ABIは、プログラム間（例えば、異なるソースファイルからコンパイルされたコード間や、ライブラリ関数と呼び出し元プログラム間）でのデータのやり取りや関数の呼び出し方を定めた規約です。アセンブリ言語でプログラミングする際は、番号 (x10 など) ではなく、このABI名 (a0 など) を使うことが強く推奨されます。これにより、コードの可読性が向上し、他のプログラムとの連携も容易になります。

以下に、主要な整数レジスタとそのABI名、役割、そして関数呼び出し時における値の保存責任（誰が元の値を保存・復元すべきか）を示します。

保存責任について:

• 呼び出し元保存 (Caller-saved): t0-t6, a0-a7, ra など。関数を呼び出す側 (caller) は、これらのレジスタに入っている値が関数呼び出しによって破壊される（書き換えられる）可能性があることを想定しなければなりません。もし呼び出し後もその値が必要なら、呼び出し前にスタックなどに退避させておく必要があります。
• 呼び出し先保存 (Callee-saved): sp, s0-s11 など。関数を呼び出された側 (callee) は、これらのレジスタを使用する場合、関数の処理を開始する前に元の値をスタックなどに退避させ、関数の処理が終了する前に元の値を復元しなければなりません。これにより、呼び出し元はこれらのレジスタの値が関数呼び出しによって変わらないことを期待できます。

この規約に従うことで、異なる開発者やコンパイラによって作られたコード同士が正しく連携できるようになります。

また、プログラムカウンタ (PC) という特別なレジスタもあります。これは次に実行される命令のメモリアドレスを保持しています。PCは直接 lw/sw 命令などで読み書きすることはできませんが、分岐命令やジャンプ命令によって間接的に変更されます。

浮動小数点レジスタ (f0-f31) にも同様にABI名 (ft0-ft11, fs0-fs11, fa0-fa7) と呼び出し規約が定められています。整数レジスタと同様に、一時レジスタ (ft)、退避レジスタ (fs)、引数/戻り値レジスタ (fa) に分類されます。

ここでは、RISC-Vの基本整数命令セット RV32I/RV64I に含まれる主要な命令と、いくつかの標準的な疑似命令を紹介します。アセンブリコードは通常 <命令ニーモニック> <オペランド1>, <オペランド2>, ... の形式で記述されます。多くの場合、最初のオペランドがデスティネーション（結果の格納先）レジスタになります。

整数演算命令 (レジスタ-レジスタ間)

これらの命令は、ソースレジスタ (rs1, rs2) の値を使って演算し、結果をデスティネーションレジスタ (rd) に格納します。

整数演算命令 (レジスタ-即値間)

これらの命令は、ソースレジスタ (rs1) と即値 (imm) を使って演算し、結果をデスティネーションレジスタ (rd) に格納します。即値は通常12ビットで、符号拡張されて使用されます。

ロード命令

メモリからデータを読み込み、レジスタ (rd) に格納します。アドレスはベースレジスタ (rs1) の値にオフセット (imm) を加算して計算されます。

ストア命令

レジスタ (rs2) の値をメモリに書き込みます。アドレスはベースレジスタ (rs1) の値にオフセット (imm) を加算して計算されます。

制御フロー命令 (分岐・ジャンプ)

プログラムの実行順序を変更します。

その他の有用な命令

疑似命令 (Pseudo-instructions)

これらは厳密にはCPUの命令ではありませんが、アセンブラが実際の1つ以上のRISC-V命令に変換してくれる便利な記述です。

簡単なRISC-Vアセンブリプログラムの例を見てみましょう。ここでは、2つの数値 (5 と 7) を加算し、結果をレジスタに格納するプログラムを作成します。

# Simple addition example for RISC-V (RV32I)

.global _start  # Make the _start label visible to the linker

.text           # Code section

_start:
    li a0, 5      # Load immediate value 5 into register a0 (pseudoinstruction)
                  # Translates to: addi a0, zero, 5

    li a1, 7      # Load immediate value 7 into register a1 (pseudoinstruction)
                  # Translates to: addi a1, zero, 7

    add a2, a0, a1 # Add values in a0 and a1, store result in a2
                  # a2 = 5 + 7 = 12

# Program ends here (in a real system, you'd likely exit via ecall)
# For simplicity, we just stop. In a simulator, you might see the final register state.

# Infinite loop to stop execution in some environments
end_loop:
    j end_loop
      

コード解説:

1. .global _start: これはアセンブラディレクティブ（アセンブラへの指示）です。_start というラベル（プログラムの開始地点）をリンカから見えるようにします。多くのシステムでは、プログラムはこの _start ラベルから実行を開始します。
2. .text: これもアセンブラディレクティブで、これ以降がプログラムコード（命令）のセクションであることを示します。
3. _start:: ラベル定義です。プログラムの実行開始位置を示します。
4. li a0, 5: 疑似命令 li (Load Immediate) を使って、即値 5 をレジスタ a0 にロードします。アセンブラはこれを実際の命令、例えば addi a0, zero, 5 (レジスタ zero (値0) に 5 を加えて a0 に格納) に変換します。
5. li a1, 7: 同様に、即値 7 をレジスタ a1 にロードします。これも addi a1, zero, 7 に変換されます。
6. add a2, a0, a1: add 命令を使って、a0 (値 5) と a1 (値 7) の内容を加算し、結果 (12) をレジスタ a2 に格納します。
7. end_loop: j end_loop: これはプログラムの終了を示すための簡単な方法です。自分自身のラベルにジャンプし続ける無限ループを作成します。実際のシステムでは、ecall 命令を使ってOSに終了を通知するのが一般的ですが、シミュレータなどで単純に停止させたい場合にこの方法が使われることがあります。

このプログラムをアセンブルして実行（シミュレータなどを使用）すると、最終的にレジスタ a2 の値が 12 (16進数で 0xC) になっていることを確認できます。

より複雑な例として、ループを使って1から10までの合計を計算するプログラムを考えてみましょう。

# Calculate sum of 1 to 10 (RV32I)

.global _start

.text

_start:
    li t0, 1      # Initialize counter (i = 1)
    li t1, 10     # Loop limit (N = 10)
    li t2, 0      # Initialize sum = 0

loop:
    add t2, t2, t0 # sum = sum + i
    addi t0, t0, 1 # i = i + 1
    blt t0, t1, loop # if (i < N+1), branch to loop (Note: use N+1 for check)
                  # We need to add 10, so loop until i becomes 11
    # Adjust the condition check: use bne for simplicity or ble
    # Let's redo the loop condition for clarity: loop while i <= 10

_start_v2:
    li t0, 1      # i = 1
    li t1, 10     # N = 10
    li t2, 0      # sum = 0

loop_v2:
    add t2, t2, t0 # sum += i
    addi t0, t0, 1 # i++
    ble t0, t1, loop_v2 # if (i <= N) goto loop_v2
                      # ble (Branch if Less Than or Equal) is a pseudoinstruction
                      # typically expands to: bgt t1, t0, loop_v2_negate (pseudo)
                      # or implemented using other branches

# Result (55) is now in t2

# Infinite loop to stop
end_loop_v2:
    j end_loop_v2
      

コード解説 (v2):

1. レジスタ t0 をカウンタ (i)、t1 をループの上限 (N=10)、t2 を合計 (sum) として初期化します。
2. loop_v2: ラベルからループが始まります。
3. add t2, t2, t0: 現在のカウンタ t0 の値を合計 t2 に加算します。
4. addi t0, t0, 1: カウンタ t0 を1増やします。
5. ble t0, t1, loop_v2: 疑似命令 ble (Branch if Less Than or Equal) を使って、カウンタ t0 が上限 t1 以下であるかを確認します。もしそうなら (i <= 10)、loop_v2 ラベルに分岐してループを続けます。
6. ループが終了すると、1から10までの合計である 55 (16進数で 0x37) がレジスタ t2 に格納された状態で、次の無限ループ end_loop_v2 に進みます。

これらの例は非常に基本的ですが、レジスタの使い方、命令の動作、そして疑似命令の便利さを示しています。アセンブリプログラミングでは、このように一つ一つのステップをCPUに指示していくことになります。

プログラムが複数の関数（サブルーチン）から構成される場合、関数間でどのように情報をやり取りするか、つまり「関数をどのように呼び出し、どのように結果を受け取るか」についての一貫したルールが必要です。このルールセットが呼び出し規約 (Calling Convention) です。

RISC-Vには標準的な呼び出し規約が定義されており、これに従うことで、異なる人が書いたコードや、異なるコンパイラが生成したコードが互いに正しく連携できるようになります。主なルールは以下の通りです。

引数の受け渡し

• 最初の8個の整数引数（またはポインタ）は、レジスタ a0 から a7 を使って渡されます。(a0 が第1引数、a1 が第2引数、…)
• 最初の8個の浮動小数点引数は、レジスタ fa0 から fa7 を使って渡されます（F/D拡張がある場合）。
• 引数が9個以上ある場合、9番目以降の引数はスタックを使って渡されます。
• 引数のサイズがレジスタ幅より小さい場合（例：RV64で32ビット整数を渡す）、適切に符号拡張またはゼロ拡張されてレジスタの下位ビットに格納されます。

戻り値の受け渡し

• 整数（またはポインタ）の戻り値は、レジスタ a0 に格納されます。
• 2つ目の整数（またはポインタ）の戻り値が必要な場合（例：C言語で64ビットを超える構造体を返す場合など）、レジスタ a1 も使用されます。
• 浮動小数点数の戻り値は、レジスタ fa0 (および必要に応じて fa1) に格納されます。

レジスタの保存

前述の「レジスタ」セクションで説明した通り、レジスタは「呼び出し元保存 (Caller-saved)」と「呼び出し先保存 (Callee-saved)」に分類されます。

• 呼び出し元保存 (Caller-saved): ra, t0-t6, a0-a7 (整数), ft0-ft11, fa0-fa7 (浮動小数点)。関数を呼び出す側は、これらのレジスタの値が必要なら、呼び出す前に自分で保存する必要があります。呼び出された関数はこれらのレジスタを自由に書き換えて構いません。
• 呼び出し先保存 (Callee-saved): sp, s0-s11 (整数), fs0-fs11 (浮動小数点)。関数を呼び出された側は、これらのレジスタを使用する場合、使用前に値を保存し、関数から戻る前に元の値を復元する責任があります。

スタックの使用

• スタックはアドレスの下位方向 (downward) に伸長します。つまり、スタックにデータを積む（プッシュする）ときはスタックポインタ (sp) の値を減算し、スタックからデータを取り出す（ポップする）ときは sp の値を加算します。
• スタックポインタ (sp) は、常に16バイト境界にアラインされている必要があります。これは、効率的なメモリアクセスや特定の命令の要求によるものです。
• 関数は、処理を開始する際に自身のスタックフレームを確保することがあります。スタックフレームには、以下のような情報が格納されます。
  • 呼び出し元に戻るためのリターンアドレス (ra) の退避場所（もし関数内で別の関数を呼び出す場合）
  • 呼び出し先保存レジスタ (s0-s11) の退避場所（もし関数内でこれらのレジスタを使用する場合）
  • 関数内で使用するローカル変数
  • スタック渡しされる引数（もしあれば）
  • 呼び出す関数に渡すための引数領域（スタック渡しする場合）
• 関数は、終了時に確保したスタックフレームを解放し、sp を関数呼び出し前の状態に戻す必要があります。

関数プロローグとエピローグ

呼び出し規約を守るため、関数の最初と最後には定型的な処理が入ることが多いです。

• プロローグ (Prologue): 関数の開始時に実行される処理。
  1. スタックフレームの確保 (addi sp, sp, -frame_size)
  2. リターンアドレス ra のスタックへの退避 (sd ra, offset(sp)) （必要なら）
  3. 呼び出し先保存レジスタ (s0-s11) のスタックへの退避 (sd s0, offset(sp) など) （必要なら）
  4. フレームポインタ fp (s0) の設定 (addi fp, sp, frame_size) （必要なら）
• エピローグ (Epilogue): 関数の終了時（リターン直前）に実行される処理。プロローグと逆の順序で行われることが多い。
  1. （必要なら a0, a1 に戻り値を設定）
  2. 退避した呼び出し先保存レジスタのスタックからの復元 (ld s0, offset(sp) など)
  3. 退避したリターンアドレス ra のスタックからの復元 (ld ra, offset(sp))
  4. スタックフレームの解放 (addi sp, sp, frame_size)
  5. 呼び出し元へのリターン (ret または jalr zero, ra, 0)

これらの規約を理解することは、アセンブリコードを読んだり書いたりする上で非常に重要です。特に、C言語などの高水準言語からコンパイルされたアセンブリコードを読む際には、この規約がコードの構造を理解する鍵となります。

RISC-Vアセンブリ言語でプログラムを開発し、実行・デバッグするためには、いくつかのツールが必要です。幸いなことに、オープンソースのエコシステムが充実しており、多くのツールが利用可能です。

アセンブラ

アセンブリ言語のコード（人間が読めるテキスト形式）を、CPUが直接実行できる機械語（バイナリ形式）のオブジェクトコードに変換するプログラムです。

• GNU Assembler (as): GNU Binutilsパッケージに含まれる標準的なアセンブラです。RISC-Vツールチェーンの一部として提供されており、riscv64-unknown-elf-as のような名前で利用できます（ターゲット環境によってプレフィックスは異なります）。広く使われており、信頼性が高いです。
• LLVM Integrated Assembler: LLVM/Clangコンパイラツールチェーンにも統合アセンブラが含まれています。Clangを使ってアセンブリファイルを直接コンパイルできます。

リンカ

アセンブラが生成したオブジェクトファイルや、他のライブラリオブジェクトファイルを結合し、最終的な実行可能ファイルを生成するプログラムです。アドレスの解決やシンボルの結合などを行います。

• GNU Linker (ld): GNU Binutilsに含まれる標準的なリンカです。riscv64-unknown-elf-ld のような名前で利用できます。
• LLVM Linker (lld): LLVMプロジェクトのリンカで、高速なリンクが特徴です。

コンパイラ

C/C++などの高水準言語からRISC-Vアセンブリ言語やオブジェクトコードを生成します。アセンブリを学ぶ際には、コンパイラが生成したアセンブリコード (gcc -S オプションなど) を読むことで、特定の処理がどのようにアセンブリレベルで実装されるかを理解する助けになります。

• GCC (GNU Compiler Collection): RISC-Vをサポートするクロスコンパイラが広く利用可能です (riscv64-unknown-elf-gcc など)。
• LLVM/Clang: LLVMベースのコンパイラもRISC-Vをサポートしています。

シミュレータ / エミュレータ

実際のRISC-Vハードウェアがなくても、PC上でRISC-Vプログラムの実行を模倣（シミュレート）するツールです。学習や開発の初期段階で非常に役立ちます。

• Spike: RISC-V Foundation (現 RISC-V International) が提供する公式のISAシミュレータです。RISC-V仕様のゴールデンリファレンスとされており、様々な拡張機能のシミュレーションに対応しています。通常、コマンドラインで使用します。
• QEMU: 高機能なオープンソースのマシンエミュレータおよび仮想化ソフトウェアです。RISC-Vアーキテクチャ（RV32, RV64）をサポートしており、ベアメタルプログラムだけでなく、LinuxなどのOS全体をRISC-V上で実行させることも可能です。システムレベルのエミュレーションに適しています。
• RARS (RISC-V Assembler and Runtime Simulator): MIPSシミュレータとして有名だったMARSをベースに開発された、教育用途向けのGUIベースのアセンブラ・シミュレータです。レジスタやメモリの状態を視覚的に確認しながらステップ実行でき、デバッグ機能も備えているため、初学者がアセンブリを学ぶのに非常に便利です。Javaで動作します。(RARS GitHub)
• Webベースシミュレータ: インストール不要でブラウザ上で手軽に試せるシミュレータも存在します (例: WebRISC-V, Venus)。
• Ripes: 視覚的なパイプラインシミュレータで、CPU内部の動作を理解するのに役立ちます。

デバッガ

プログラムの実行をステップごとに追いかけたり、レジスタやメモリの内容を確認したり、ブレークポイントを設定したりして、バグの原因を特定するのに使うツールです。

• GDB (GNU Debugger): 標準的なコマンドラインデバッガです。RISC-Vツールチェーンに含まれており (riscv64-unknown-elf-gdb など)、シミュレータ (QEMUやSpike) や実機と連携して使用できます。
• GUIフロントエンド: GDBをより使いやすくするためのGUIツールもあります (例: DDD, gdbgui, VS Codeのデバッグ拡張機能など)。

統合開発環境 (IDE)

コードエディタ、コンパイラ、デバッガなどを統合した開発環境です。

• Visual Studio Code (VS Code): 拡張機能を入れることで、RISC-V開発 (C/C++/アセンブリ) やデバッグに対応できます。
• Segger Embedded Studio for RISC-V: 商用ですが、非商用利用は無料のIDEで、RISC-Vのベアメタル開発環境を簡単に構築できます。
• PlatformIO: 組み込み開発向けのオープンソースエコシステムで、VS Codeの拡張機能としても利用でき、多くのRISC-Vボードをサポートしています。

これらのツールを組み合わせることで、RISC-Vアセンブリプログラムの開発、テスト、デバッグを行うことができます。初学者は、RARSのような教育用シミュレータから始めると、アセンブリの基本的な概念を掴みやすいでしょう。

RISC-Vは単なる命令セットアーキテクチャにとどまらず、急速に成長しているグローバルなエコシステムを形成しています。

RISC-V International

RISC-V仕様の策定と維持管理は、スイスに本拠を置く非営利団体 RISC-V International が行っています。2015年に設立されたRISC-V Foundationを前身とし、2019年11月に現在の体制になりました。世界中の企業、大学、研究機関、個人など、数千のメンバーが参加し、仕様策定のための技術的なワーキンググループ活動や、普及促進活動を行っています。2024年4月には、過去2年間で40の新しい技術仕様が批准されたと発表されるなど、活発な開発が続いています。

採用の拡大

RISC-Vは、そのオープン性とカスタマイズ性から、様々な分野で採用が広がっています。

• 組み込みシステム/IoT: シンプルなマイクロコントローラとして、低消費電力・低コストが求められる分野で早期から採用されています。
• ストレージ: SSDコントローラなどで採用が進んでいます。
• AI/機械学習: 特定用途向けアクセラレータの基盤として、カスタム命令を追加できる柔軟性が注目されています。エッジAIでの活用が期待されています。
• 自動車: 安全性や信頼性が求められる車載システム向けにも、SiFiveなどの企業が専用IPコアを提供し、Arkmicroなどの企業が採用するなど、動きが活発化しています (2024年)。Omdiaの調査によると、2030年までにRISC-Vプロセッサ市場で最も高い成長率を示すのは自動車分野と予測されています (2024年5月発表)。
• 高性能コンピューティング (HPC) / データセンター: 欧州のスーパーコンピューティング計画などで採用検討が進んでいます。
• 汎用コンピューティング: Linuxディストリビューション (Debian (2023年7月にriscv64が公式アーキテクチャに), Fedora, openSUSE, Gentooなど) のサポートも進んでおり、PCやサーバー向けプロセッサの開発も行われています。

NVIDIAはGPU内の制御プロセッサにRISC-Vを採用しており、Google、Qualcomm、Samsungなどの大手企業もRISC-Vへの関与を深めています。市場調査会社のOmdiaは、RISC-Vプロセッサの出荷数が2024年から2030年にかけて年率約50%で増加し、2030年には世界市場の約1/4を占める170億個に達すると予測しています (2024年5月発表)。

ハードウェアとソフトウェア

SiFive、Andes Technology、Codasipなどの企業がRISC-VプロセッサIPコアを提供しており、これらをベースにしたSoC (System-on-a-Chip) が様々な企業から登場しています。開発ボードも入手しやすくなってきています。

ソフトウェア面でも、GCC、LLVM/Clangといった主要なコンパイラツールチェーン、Linuxカーネル、主要なRTOS、各種開発ツールがRISC-Vをサポートしており、エコシステムは着実に成熟しています。

将来展望

RISC-Vのオープン性は、特定の企業に依存しない自由な設計とイノベーションを可能にします。これにより、特定の用途に最適化されたカスタムチップの開発が容易になり、ハードウェアの多様化が進む可能性があります。AIの台頭や特定用途向けアクセラレータの重要性の高まりは、RISC-Vの柔軟性を活かす大きな機会となっています。

かつてのMIPSアーキテクチャのように、自由な拡張が断片化を招く懸念も指摘されていましたが、RISC-V Internationalによる標準化活動や、互換性を意識したプロファイル定義の取り組みなどにより、エコシステムの協調が図られています。

Armやx86といった既存の強力なアーキテクチャとの競争は続きますが、RISC-Vは特に新しいアプリケーション領域や、コスト・電力効率・カスタマイズ性が重視される分野で、今後ますます重要な選択肢となっていくことが予想されます。まさに、ハードウェアにおけるオープンソース革命が進行中と言えるでしょう。ワクワクしますね！ 😄

この記事では、オープンスタンダードな命令セットアーキテクチャであるRISC-Vのアセンブリ言語について、基本的な概念からプログラミング例、開発ツール、そしてエコシステムの現状までを紹介しました。

RISC-Vアセンブリを学ぶことは、コンピュータの仕組みを深く理解するための素晴らしい方法です。そのシンプルさ、モジュール性、そして何よりオープン性は、学習者にとっても開発者にとっても大きな魅力です。

• RISC-VはオープンでライセンスフリーなISAであること。
• ロード・ストアアーキテクチャを採用し、モジュール式の命令セット（基本＋拡張）を持つこと。
• 32本の汎用整数レジスタ (x0-x31) とABI名、そして役割があること。
• 基本的な整数演算、メモリ操作、制御フロー命令の仕組み。
• 関数呼び出しには標準的な呼び出し規約が存在し、レジスタとスタックの使い方が定められていること。
• アセンブラ、リンカ、シミュレータ、デバッガなど、開発を支援するツールが豊富にあること。
• RISC-Vエコシステムが世界的に拡大しており、様々な分野での採用が進んでいること。

アセンブリ言語は低レベルで記述量も多くなりますが、ハードウェアの動作を直接的に制御する感覚は、プログラミングの面白さの一つでもあります。ぜひ、シミュレータなどを使って実際にRISC-Vアセンブリコードを書いて動かし、その世界を探求してみてください！ Let’s enjoy RISC-V! 🎉

より深く学ぶための参考情報です。

• RISC-V International 公式サイト: 仕様書や最新情報が公開されています。
  https://riscv.org/
• RISC-V Specifications: 批准された仕様書（ISA仕様、特権仕様など）をダウンロードできます。
  https://riscv.org/technical/specifications/
• RARS (RISC-V Assembler and Runtime Simulator) GitHub: 教育用シミュレータRARSの入手先。
  https://github.com/TheThirdOne/rars
• RISC-V Assembly Programmer’s Manual: アセンブリプログラマ向けのマニュアル（非公式ですが有用）。
  RISC-V Assembly Programmer’s Manual (GitHub)